PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-218662

(43)Date of publication of application: 19.08.1997

(51)int.Ci.

G096 3/28

(21)Application number: 08-027087

(71)Applicant:

PIONEER ELECTRON CORP

(72)Inventor:

SHIGETA TETSUYA

(54) DRIVING METHOD OF LUMINOUS IMAGE DISPLAY PANEL

(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To provide a luminous display panel capable of suppressing

generation of spurious contour.

SOLUTION: Each field is configured by dividing N-th subfield having a biggest weight in the bit digit of a picture element data into N-th divided subfields of 2n pieces, dividing (N-1)-th aubfield -1)th divided subfields of 2n piece, dividing (N-2)-th subfield into (N-2)-th divided subfields of n pieces, dividing (N-3)-th subfield into (N-3)-th divided subfields of n pieces, and arranging in an adjacent relation a pair of the divided subfields of the above Nth divided subfields and (N-1)-th divided subfields arrayed in an adjacent relation to each other and one of the pair of (n-2)th divided subfields and (N-3)th divided subfields arrayed in an adjacent relation to each other to constitute each field.

STATUS LEG

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

(Field of the Invention) This invention relates to the drive approach of spontaneous optical Image display panels, such as a plasma display panel and an EL panel.

[0002]

[Description of the Prior Art] As a spontaneous image display panel, since the plasma display uses the discharge phenomenon, it cannot control the amount of luminescence continuously. Therefore, light is emitted by the pulse and brightness is expressed with the pulse number, i.e., the frequency of luminescence. Since it looks so brightly that it is visually high, the count of luminescence, i.e., the lum—scence frequency, per unit time amount, this can express gradation.

[0003] In a plasma display, the approach of saying to expressing a natural image as the subfield method is used. It is the point which expresses gradation because this does not display digitized video-signal data on point sequential in each pixel unit but the weight of each bit for every pixel displays on Junil Men repeatedly per bit plane. Video-signal data are digitized by 8 bits for every pixel, and the pixel data bits D8 and D7 by which weighting was carried out corresponding to the brightness component, andD1 are generated. Under the present circumstances, it becomes order from the bit of a high brightness component with D8, D7,D1.

[0004] Here, as shown in drawing 1 (A), the 1 field is divided into eight subfields SF8-SF1, the pixel data bits D8 and D7 andD1 are assigned to each subfield, respectively, and luminescence according to the assigned pixel data bit is performed for every subfield. In this case, the screen for D8 for completing the image of one sheet, the screen for D7 A total of the screen for D1 and eight Men sequential scanning is needed for the last.

[0005] For example, supposing the value of the pixel data bit D8 corresponding to a subfield SF 8 is logic "1", i.e., a luminescence logical value, the pixel will emit light 128 times in this subfield SF 8. Moreover, when the value of this pixel data bit D8 is "0", i.e., a quenching logical value, luminescence by the subfield SF 8 is not performed. Although similarly the pixel will emit light 64 times in this subfield SF 7 supposing the value of the pixel data bit D7 corresponding to a subfield SF 7 is logic "1", i.e., a luminescence logical value, the pixel of "0" does not emit light.

[0007] By the way, it is pressed for it by the need of solving the problem on the Image quality of "false coutour" although the describing [above] subfield method is an approach which was excellent as a technique in which a multi-tone expression can also single gradation display which can express only two gradation, 1 and 0. A false coutour generating phenomenon is a phenomenon in which the false coutour of the shape of stripes like an Image by which gradation was lost is checked by looking along the neighborhood where it comes from a visual property and the signal level crosses n-th power boundaries of 2, such as above 128, 64, 32, 16, etc., with a flat Image. When a flat body moves especially, it accepts notably. However, false coutour is not sensed when the image is standing it still completely (i.e., when the static image accumulated in the memory of an image is displayed). It is the description of false coutour to be a part with a motion of an Image and to be sensed only around the above-mentioned level. Moreover, even if it is standing it still, when fluctuation is in signal level by the noise contained in a picture signal, false coutour is sensed on above-mentioned the cutskirts of level like the case where there is a motion.

[0008] False coutour explains using <u>drawing 2</u> why it generates by the gradation expression method by the subfield method. In n field of <u>drawing 2</u>, the pixel of the part of the j+1st trains to the method of the right is the brightness more than "10 million", and, moreover, the pixel of a left part is the brightness below "011111111" from the j-th train. And this image is moving to the screen left at the rate of three trains (3 pixels) per 1 field. In connection with this, the continuation part (boundary part of the pixel of the brightness more than "011111111" the pixel of the following brightness and '10 million") also moves with eye the j-9th trains in eye the j-3rd trains and the n+2 field in the n+1 field in eye the j-6th trains and the n+3 field.

[0009] Here, in n field, while a luminescence period (D8) is established in the train of the method of the right at the second half stage of a vertical-scanning period from the j+1st trains, in a left train, a luminescence period (D7, D6, D5) is established at the first half stage of a vertical-scanning period from the j-th train. Then, in the n+1 field, while a luminescence period (D8) is established in the train of the method of the right at the second half stage of a vertical-scanning period from the j-2nd trains, in a left train, a luminescence period (D7, D6, D5) is established at the first half stage of a vertical-scanning period from the j-3rd trains. Then, in the n+2 field, while a luminescence period (D8) is established in the train of the method of the right at the second half stage of a vertical-scanning period from the j-5th trains, in a left train, a luminescence period (D7, D6, D5) is established in the train of the method of the right at the second half stage of a vertical-scanning period (D8) is established in the train of the method of the right at the second half stage of a vertical-scanning period from the j-8th trains, in a left train, a luminescence period (D7, D6, D5) is established at the first half stage of a vertical-scanning period from the j-8th trains.

[0010] So, between n field and the n+1 field, the nonluminescent period which covers the j-2nd trains from the j-th train, and covers the j-5th trains from the j-3rd trains between the n+1 field and the n+2 field, and moves to band-like [the j-8th trains] from the j-

6th trains between the n+2 field and the n+3 field arises. Therefore, when a look is moved like the arrow head S in drawing 2 on this screen, the "clearance" (the broken-line field P shows) produced in each part of the j-th train in n field, the j-3rd trains in the n+1 field, the j-6th trains in the n+2 field, and the j-9th trains in the n+3 field will be seen later on one by one. Therefore, it will concentrate on this part and the false coutour as a black line will be checked by looking strongly. This is the false coutour by motion. If the direction of a motion becomes reverse, it will be checked by looking as a white line. Moreover, the order of a list of a subfield is cnecked by looking as a white line, even if reverse in time.

[0011] Here, the technique aiming at avoiding this false coutour generating phenomenon is already known with the publicationnumber No. 211294 [four to] official report. In this technique, it is going to prevent generating of false coutour by replacing the order of a list of a subfield. For example, before and behind the subfield corresponding to the most significant bit, by arranging the subfield corresponding to a low-ranking bit from it, respectively, brightness change on the level of the most significant bit is lessened,

and generating of false coutour is suppressed especially.

[0012] However, according to the experiment by the invention-in-this-application person, not only the level of the most significant bit but when brightness change of the subfield corresponding to a low-ranking bit arose from it, it became clear that false coutour was checked by looking. Therefore, it was checked also by the above-mentioned conventional example that prevention of false coutour is not enough.

[0013]

[Problem(s) to be Solved by the Invention] Therefore, the purpose of this invention is offering the drive approach of the luminescence display panel which can fully control generating of felse coutour.

[0014]

[Means for Solving the Problem] In the drive approach of the spontaneous light display panel according to this invention in order to attain the above-mentioned purpose it is the drive approach of a spontaneous optical image display panel that each performs the scence display for the 1 field in two or more subfields where only the time amount corresponding to weighting of each bit digit of the pixel data of N (N is the natural number) bit according to the brightness for every pixel of each field of a video signal emits light. The No. N subfield where weighting of said bit digit becomes size most among said subfields is divided into the No. [N] division subfield of 2n (n is the two or more natural numbers) individual. The ** (N-1) watch subfield where weighting becomes the degree of said No. N subfield size is divided into a 2n piece ** (N-1) watch division subfield. The ** (N-2) watch subfield where weighting becomes the degree of said ** (N-1) watch subfield size is divided into n ** (N-2) watch division subfields. The ** (N-3) watch subfield where weighting becomes the degree of said ** (N-2) watch subfield size is divided into n ** (N-3) watch division subfields. Two of the 1st division subfield pairs which said No. [N] division subfield and said ** (N-1) watch division subfield adjoin mutually. and it comes to arrange Said ** (N-2) watch division subfield and said ** (N-3) watch division subfield adjoin mutually [the 2nd division subfield pair which adjoins mutually and it comes to arrange / one], arrange, and constitute each field.

[0015][Embodiment of the Invention] Hereafter, the example of this invention is explained, referring to the drawing below drawing 3. In drawing 3, the video signal processing circuit 1 carries out the separation extract of R video signal corresponding to a red image component, G video signal corresponding to a green image component, and the B video signal corresponding to a blue image component from the supplied composite video signal, respectively, and supplies these to A/D converter 3. A synchronizing separator circuit 5 extracts a horizontal and a Vertical Synchronizing signal out of this composite video signal, and supplies these to the timing pulse generating circuit 6. The timing pulse generating circuit 6 generates the various timing pulses based on these horizontals and a Vertical Synchronizing signal. A/D converter 3 changes the above-mentioned R video signal, G video signal, and B video signals of each into the 8-bit pixel data which consist of unit pixel data which corresponded for every pixel synchronizing with the timing pulse

supplied from the timing pulse generating circuit 6, and supplies this to a frame memory 8 one by one [0016] A store and the read-out pulse generating circuit 20 supply the starting read-out pulse to the memory control circuit 9, an output unit 10, and store / elimination control circuit 21 each while it generates a write-in pulse and the read-out pulses of each acc .ing to the timing pulse supplied from the timing pulse generating circuit 6 and supplies these to the memory control circuit 9. The memory control circuit 9 generates the memory write signals and the memory read-out signal which synchronized with this writein pulse and the read-out pulses of each, and supplies them to a frame memory 8. A frame memory 8 incorporates the 8-bit pixel data supplied from above-mentioned A/D converter 3 one by one according to these memory write signals. Moreover, a frame memory 8 is beginning to read the pixel data memorized in this frame memory 8 one by one according to this memory read-out

signal, and supplies them to the output unit 10 of the next step. [0017] To the timing which synchronized with the read-out pulse supplied from above-mentioned store and read-out pulse generating circuit 20, store / elimination control circuit 21 generates the reset pulse and scan pulse which are mentioned later, a maintenance pulse, and the timing signal which should make the blanking pulses of each generate, and supplies these to the line electrode driving pulse generating circuit 11. The line electrode driving pulse generating circuit 11 answers each timing signal supplied from store / elimination control circuit 21. The scan pulse for writing in the reset pulse for making the amount of residual charge into an Initial state, and pixel data. The blanking pulse for stopping the maintenance pulse for maintaining an electroluminescence condition and electroluminescence is generated, respectively, and they are the line electrodes Y1, Y2, and Y3 of PDP (plasma display panel)12. -- Yn-1, Yn, and X1, X2, X3 -- Xn-1 and Xn are supplied.

[0018] Output units 10 are the pixel data bits D8 and D7 by which weighting was carried out from the pixel data supplied from a frame memory 8 corresponding to the magnitude of the brightness component. -- The separation extract of D1 each is carried out, and these are supplied to the pixel data pulse generating circuit 13. Under the present circumstances, the pixel data bit D8 corresponds to the highest brightness component, and a high brightness component becomes low, so that this bit digit falls. The brightness component ratio corresponding to this pixel data bit D1 - pixel data bit D8 each is [Equation 1]. {D1:D2:D3:D4:D5:D6:D7:D8} = It is

{1:2:4:8:16:32:64: [128]}.
[0019] the logic '1" of the pixel data bit to which the pixel data pulse generating circuit 13 is supplied from an output unit 10, or "0" -- the pixel data pulse which is alike, respectively and has the corresponding electrical-potential-difference value is generated, and this is impressed to the train electrodes D1 and D2, D3 -- Dm-1, and Dm. 1 pixel is formed in a part for the intersection of this train electrode and each line electrode. Here, while this pixel data pulse is impressed to the train electrode, if a scan pulse is impressed to a line electrode from the line electrode driving pulse generating circuit 11, luminescence will arise and the charge corresponding to this impressed pixel data pulse will be written in PDP12. Then, if a maintenance pulse is impressed from the line electrode driving

pulse generating circuit 11, the luminescence condition of the above [the time amount according to the pulse number to which this maintenance pulse is impressed I will be maintained. The brightness according to the time amount by which this luminescence condition is maintained on vision, i.e., maintenance luminescence time amount, is sensed. [0020] In order to obtain the brightness like the above which corresponded for every data bit, in case the line electrode driving pulse generating circuit 11 performs luminescence based on the pixel data bit D1, it impresses only one maintenance pulse to a line electrode (subfield SF 1). Moreover, in case luminescence based on the bixel data bit D2 is performed, two maintenance pulses are continuously impressed to a line electrode (subfield SF 2). Moreover, in case the line electrode driving pulse generating circuit 11 performs luminescence based on the pixel data bit D3, it impresses four maintenance pulses to a line electrode continuously (subfield SF 3). Moreover, in case luminescence based on the pixel data bit D4 is performed, eight maintenance pulses are continuously impressed to a line electrode (subfleld SF 4). [0021] Moreover, in case luminescence based on the pixel data bit D5 is performed, only 16 maintenance pulses are impressed to a line electrode within 1 field period (subfield SF 5). Moreover, in case the line electrode driving pulse generating circuit 11 performs luminescence based on the pixel data bit D6. It impresses only 32 ****** pulses to a line electrode within 1 field period (subfield SF 6). Moreover, in case luminescence based on the pixel data bit D7 is performed, only 84 maintenance pulses are impressed to a line electrode within 1 field period (subfield SF 7). Moreover, in case luminescence based on the pixel data bit D8 is performed, only 128 maintenance pulses are impressed to a line electrode within 1 field period (subfield SF 8). Under the present circumstances, the number of these maintenance pulses corresponds to the luminescence time amount of each subfield. [0022] Here, in this invention, the above-mentioned subfield SF 8 is quadrisected and arranged in 1 field in the division subfields DSF81-DSF84. Therefore, the count of maintenance luminescence which division subfield DSF81 - DSF84 each takes charge of is set to 32. Moreover, the above-mentioned subfield SF 7 is quadrisected and arranged in 1 field in the division subfields DSF71-DSF74. Therefore, the count of maintenance luminescence which division subfield DSF71 - DSF74 each takes charge of is set to 16. more, in 1 field, the above-mentioned subfield SF 6 is divided two, and is arranged in the division subfields DSF61 and DSF62. Therefore, the count of maintenance luminescence which the division subfield DSF61 and DSF62 each take charge of is set to 16. Furthermore, in 1 field, the above-mentioned subfield SF 5 is divided two, and is arranged in the division subfields DSF51 and DSF52. Therefore, the count of maintenance luminescence which the division subfield DSF51 and DSF52 each take charge of is set to 8. [0023] Drawing 4 is drawing showing the drive format during 1 field period when it comes to arrange these division subfields DSF5-DSF8 and subfields SF1-SF4. In addition, W shown for every subfield in drawing 4 shows the luminescence time amount corresponding to the number of the maintenance pulses impressed in each subfield. [0024] As it is shown in this drawing 4, among subfields SF1-SF8, about the subfields SF5-SF8 which become size, weighting of a pixel data bit divides further and is arranged within 1 field period. That is, as mentioned above, it is necessary to carry out luminescence by the subfield SF 8 [the time amount which becomes W=128] during 1 field period but, and in this invention, this is quadrisected in the division subfields DSF81-DSF84 where each emits light [the time amount of W= 32], as it is shown in drawing 4. Although similarly it is necessary to carry out also with luminescence by the subfield SF 7. [the time amount which becomes W=64] during 1 field period, this is quadrisected in the division subfields DSF71-DSF74 where each emits light [the time amount of W= 16], as it is shown in drawing 4. Furthermore, although it is necessary to carry out also with luminescence by the subfield SF 6 [the time amount which becomes W=32] during 1 field period, this is divided into two in the division subfields DSF61 and DSF62 that each emits light [the time amount of W= 16], as shown in drawing 4. Furthermore, although it is necessary to also carry out luminescence by the subfield SF 5 [the time amount which becomes W=16] during 1 field period, this is divided into two in the division subfields DSF51 and DSF52 that each emits light [the time amount of W= 8], as shown in drawing 4. [0025] Furthermore, the contiguity array of the division subtield DSF7 and the division subfield DSF8 is carried out mutually, and a division subfield pair is made to form in 1 field in this invention, as shown in this <u>drawing 4</u>. The division subfield DSF5 and the division subfield DSF6 also carry out a contiguity array mutually, and a division subfield pair is made similarly to form. [0026] this array -- weighting -- size -- while the subfield which manages luminescence, i.e., the subfield which manages scence corresponding to a high brightness component, is divided, within the block with which this divided subfield is arranged, one [which adjoins each division subfield / at least] division subfield surely becomes a thing corresponding to the bit from which single figure weighting differs. [0027] Therefore, according to this array, the fall of the luminescence time amount between adjoining subfields decreases, and the false coutour of being generated by this fall can fully be controlled now. Here, since, as for luminescence by the subfields SF1-SF4 corresponding to the low bit of weighting, false coutour is not conspicuous on vision, division is not performed. These subfields SF1-SF4 are performed in the central section on the time-axis in 1 field period as shown in drawing 4. Before and behind these subfields SF1-SF4, the **** division subfields of each mentioned above are arranged. [0028] Although shown in this drawing 4, when the luminescence drive of PDP12 was carried out by the **** approach, generating of false coutour was controlled and the display quality improved. In addition, also in the drive pattern shown in drawing 5 - drawing 9. generating of false coutour can be controlled, for example except the example shown in this drawing 4 as well as the abovementioned example. Furthermore, the number of bits of a pixel data bit is not limited to 8 bits like ****, either. Moreover, the **** number of partitions mentioned above is not limited to 4 times and 2 times, either. [0029] In short, first The single figure ** (N-1) watch subfields of each where weighting is low rather than the No. N subfield where weighting of the bit digit of a pixel data bit becomes size most, and this No. N subfield The No. [N] division subfield of 2n (n is the two or more natural numbers) individual And while dividing into a 2n piece ** (N-1) watch division subfield, respectively, a ** (N-2) watch subfield and the ** (N-3) watch subfields of each are divided into n ** (N-2) watch division subfields and n ** (N-3) watch division subfields, respectively. Adjoin mutually, arrange the above-mentioned No. [N] division subfield and a ** (N-1) watch division subfield, and the 1st division subfield pair is made to form in 1 field here. The 1st [this] 2 set of a division subfield pair, What is necessary is to adjoin mutually [the 2nd division subfield pair which adjoins mutually and it comes to arrange / one], and just to make it arrange a ****** (N-2) watch division subfield and a ** (N-3) watch division subfield. [0030] Furthermore, what is necessary is just to arrange the subflelds of each which omit this division at the central section on the

time-axis of the 1 field. In addition, you may make it arrange a subfield SF 1 and a subfield SF 4 to the head and the rear of 1 field

[0031] although the line electrode driving pulse generating circuit 11 and the pixel data pulse generating circuit 13 are shown in drawing 4 mentioned above - drawing 10 -- a **** gestalt -- the luminescence drive of PDP12 -- it should perform -- the inside of

period among the subfields SF1-SF4 which do not divide, as it is shown in drawing 10, respectively.

each subfield and a division subfield -- setting -- a reset pulse, a scan pulse, a maintenance pulse, a blanking pulse, and pixel data -- a pulse -- the driving pulses of each are impressed.

[0032] <u>Drawing 11</u> and <u>drawing 12</u> are drawings showing the impression timing of each driving pulse in 1 subfield by this invention. In addition, <u>drawing 11</u> shows timing in case the 1 field which should carry out a luminescence drive is the odd number field, and, on the other hand, <u>drawing 12</u> is drawing showing timing in case the 1 field which should carry out a luminescence drive is the even number field.

[0033] The line electrode driving pulse generating circuit 11 Impresses reset pulses Rx and RY to the line electrodes X and Y of PDP12 at coincidence, respectively, and makes the residual charge of PDP12 initialize first in these <u>drawing 11</u> and <u>drawing 12</u>. Next, the pixel data pulse generating circuit 13 carries out sequential impression, and goes the data pulse DP which corresponded for every line to the train electrode D. The line electrode driving pulse generating circuit 11 carries out sequential impression of the scan pulse SP to the line electrodes Y1-Yn at two-line coincidence, and goes by the impression timing and this timing of this data pulse DP, under the present circumstances, when the 1 field which should carry out a luminescence drive is the even number field, it is shown in <u>drawing 12</u> — as — the line electrode Y1 — only receiving — the scan pulse SP is impressed independently and two-line coincidence impression of the scan pulse SP is performed to the line electrodes Y2-Yn after this line electrode Y1. In the line to which the scan pulse SP was impressed, it succeeds in the writing of pixel data. Under the present circumstances, time amount after the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y1 until the scan pulse SP is impressed to the line electrode Y

[0034] If the scan pulse SP is impressed to **** Yn, as for the line electrode driving pulse generating circuit 11, the maintenance pulses IX and IY will be impressed to the line electrodes X and Y by turns. Whenever this maintenance pulse is impressed, luminescence arises. After maintenance luminescence ends only the part of W shown by above-mentioned drawing 4 - drawing 10, the line electrode driving pulse generating circuit 11 impresses blanking pulse DP to the line electrode X of PDP12, and makes the luminescence stop by impression of this maintenance pulse.

[0035] Like the above, the write-in time amount of the pixel data spent in 1 subfletd is shortened to one half by writing pixel data in two-line coincidence in the Impression approach of this driving pulse. Therefore, as it is shown in above-mentioned <u>drawing 4 - drawing 10</u>, even if the number of subfields (a division subfield is included) in 1 field doubles compared with the place which only divided the 1 field into eight subfields, and performed the luminescence drive, time amount spent on the writing of the pixel data can be made the same.

[0036] While dividing the large subfield of weighting and dissociating like the above, by using together the technique of two-line coincidence writing shown in drawing 11 and drawing 12, the write time of sufficient pixel data can be secured and an improvement of the image quality of a dynamic image can be realized.

[Effect of the Invention] In the drive approach of the spontaneous light display panel according to this invention so that clearly from having described above Weighting of the bit digit of a pixel data bit size most the becoming No. N subfield and the ** (N-1) watch subfields of each While dividing Into the No. [N] division subfield of 2n (n is the two or more natural numbers) individual, and a 2n piece ** (N-1) watch division subfield, respectively Divide a ** (N-2) watch subfield and the ** (N-3) watch subfields of each into n ** (N-2) watch division subfields and n ** (N-3) watch division subfield and it sets in 1 field. Carry out the contiguity array of this No. [N] division subfield and the ** (N-1) watch division subfield mutually, and a division subfield pair is made to form. 2 sets of these division subfield pair, it adjoins mutually [the division subfield pair which adjoins mutually and it comes to arrange / one], and a ** (N-2) watch division subfield and a ** (N-3) watch division subfield are arranged.

[0038] Therefore, within the block with which this divided subfield is arranged, since one [which adjoins each division subfield / at least] division subfield surely becomes a thing corresponding to the bit from which single figure weighting differs, the fall of the luminescence time amount of adjoining between [division subfields] decreases, and the false coutour of being generated by this fall can fully be controlled.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any camages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is the drive approach of a spontaneous optical Image display panel that each performs the luminescence display for the 1 lield in two or more subfields where only the time amount corresponding to weighting of each bit digit of the pixel data of N (N is the natural number) bit according to the brightness for every pixel of each field of a video signal emits light. The No. N subfield where weighting of said bit digit becomes size most among said subfields is divided into the No. [N] division subfield of 2n (n is the two or more natural numbers) individual. The ** (N-1) watch subfield where weighting becomes the degree of said No. N subfield size is divided into a 2n piece ** (N-1) watch division subfield. The ** (N-2) watch subfield where weighting becomes the degree of said ** (N-1) watch subfield size is divided into n ** (N-2) watch subfields. The ** (N-3) watch subfield where weighting becomes the "gree of said ** (N-2) watch subfield size is divided into n ** (N-3) watch division subfields. Two of the 1st division subfield pair which said No. [N] division subfield and said ** (N-1) watch division subfield adjoin mutually, and it comes to arrange The drive approach of the spontaneous optical Image display panel characterized by for said ** (N-2) watch division subfield and said ** (N-3) watch division subfield adjoining mutually [the 2nd division subfield pair which adjoins mutually and it comes to arrange / one], arranging, and constituting each field.

[Claim 2] The drive approach of the spontaneous optical image display panel according to claim 1 characterized by arranging said.

2nd division subfield pair among two of said 1st division subfield pairs in 1 field.

[Claim 3] The drive approach of the spontaneous optical image display panel according to claim 1 characterized by having arranged two of said 1st division subfield pairs adjacently in 1 field, and arranging said 2nd division subfield pair immediately after that.

[Claim 4] weighting of said bit digit — smallness — the drive approach of the spontaneous optical image display panel according to claim 1 characterized by arranging a subfield at the central section on the time-axis of said 1 field.

[Claim 5] The drive approach of the spontaneous optical image display panel according to claim 1 characterized by said thing [that it

is N= 8 and sald n= 2].

(Claim 6) The division-into-equal-parts rate of said No. N sublield is carried out to a 2n piece No. [N] division subfield. The division-into-equal-parts rate of said ** (N-1) watch subfield is carried out to a 2n piece ** (N-1) watch division subfield.

S.

(19)日本国代学/ナ〈JP〉

四公外開特許公報(A)

(II)特許出版公司等 特別平9-218682

(48)公田日 平成9年(1987) 8月19日

(61) Par C1.

第列配号 广内重理会导 4287-6H PI

609G 8/28

技術表示質所

K

客空間水 未開水 財水泥の数9 OL (全 11 頁)

(21) 出售多号

特証平8-27087

(22) 出贈目

平成8年(1998) 2月14日

(71) 出版人 000005016

パイマニア株式会社

東京都自風区自風1丁目4巻1号

(72)発明者 英田 哲仙

山本県甲市市大県町489番地バイオニア株

式会社ディスプレイ研究所内


(74)代别人 非樹士 重材 元節

(54) [発明の名称] 自発光回像表示パネルの影響方検

(57)【蛋约】

【課題】 偽情等の発生を抑制することの出集る発光表示パネルの限動力法を提供することを目的とする。

【解決手段】 画衆データのビットドの乗みつけが最も大なる第 N番サブフィールド を 2 n 回の第 N 田分割サブフィールドを 2 n 回の第 N 田分割サブフィールドに分割し、第 (N-1) 番サブフィールドに分割し、第 (N-2) 番サブフィールドを n 回の第 (N-3) 番サブフィールドに分割し、第 (N-3) 番サブフィールドに分割し、第 (N-3) 番サブフィールドに分割し、上記第 N 番分割サブフィールドが互いに選接して配列されてなる分割サブフィールド及び第 (N-3) 番分割サブフィールドが T フィールド及び第 (N-3) 番分割サブフィールドが T フィールド及び第 (N-3) 番分割サブフィールドが T フィールド及び第 (N-3) 番分割サブフィールドが T フとが耳いに隣接してもフィールドを稼ばする。



【特許請求の範囲】

【諸本道 1】 も々がビデオ信号の各フィールドの函数 気の発度に取じたN(Nは色が数)ビットの画様データ の母ビット権の軍みづけに対応した時間だけ発光を行う 複数のサブフィールドにて1フィールド分の発光表示を 行う自発光速像表示パネルの駆動方法であって、

前記サブフィールドの内、前記ピット桁の重みつけが最も大なる第N番サブフィールドを2n(nは2以上の自然数)個の第N番分割サブフィールドに分配し、前記答N番サブフィールドの次に重みつけが大な奇第(N-1)番サブフィールドを2n個の第(N-1)番サブフィールドの次に重みつけが大なる第(N-2)番サブフィールドをn個の第(N-2)番サブフィールドをn個の第(N-2)番サブフィールドの次に重みつけが大なる第(N-2)番サブフィールドの次に重みつけが大なる第(N-2)番サブフィールドをn個の第(N-3)番分割サブフィールドをn個の第(N-3)番分割サブフィールドに分割し、

新記第 N番分割サブフィールド及び前記第(N-1)番 分割サブフィールドが互いに隣接して配列されてなる第 1分割サブフィールド対の2つと、付記第(N-2)番分割サブフィールド及び前記第(N-3)番分割サブフィールドが互いに隣接して配列されてなる第2分割サブフィールド対の1つとも互いに隣接して配列してモア・ルドを特成することを特徴とする自発光画像表示パネルの野物方法。

【請求項 2】 1フィールド内において、前記第1分割 サブフィールド対の2つの間に前記第2分割サブフィールド対を配列したことを特徴とする請求項1記載の自発 光画像表示パネルの駆動方法。

【請求項 3】 1フィールド内において、前記第1分割 サブフィールド対の2つを隣接して配列しその道径に前 記第2分割サブフィールド対を配列したことを特徴とす る研求項 1記載の自発光画像表示パネルの駆動力法。

【請求項4】 前記ピット桁の強みつけが小なるサブフィールドを約記1フィールドの時間独上の中央区間に配置することを特徴とする請求項1記載の自発光面像表示パネルの駆動方法。

【請求項 5】 前記 N = 8 及び 向記 n ≈ 2 であることを 特徴とする請求項 1 記載の白発光画像表示パネルの駆動 方法。

【諸求項 6】 前記第 N番サブフィールドを 2 n 個の第 N 番分割サブフィールドに等分割し、前記第 (N-1) 番サブフィールドを 2 n 個の第 (N-1) 番分割サブフィールドを 3 m である (N-2) 番サブフィールドに等分割し、前記第 (N-2) 番サブフィールドに等分割し、前記第 (N-3) 番サブフィールドに等分割し、前記第 (N-3) 番分割サブフィールドに等分割することを特徴とする諸求項 1 記載の白難光面像表示パネルの配動方法。【法学指 2】 またがドデオを 3 の の スィールドの 面を

【済求項7】 も々がビデオ信号のもフィールドの画象 毎の速度に応じたN(Nは自然数)ビットの画象データ の各ピット桁の重みづけに対応した時間だけ発光を行う 複数のサブフィールドにて1フィールド分の発光表示を 行う自発光画像表示バネルのSE動力法であって、

付記ピット桁の重みつけが大なるサブフィールドセと多い分割数にて前記サブフィールドを分割し、この分割した投数のサブフィールドの内、互いに重みつけが異なるの個のサブフィールドを1つのブロックとし、

対記プロック内においては、キサブフィールドに路接する少なくとも一方のサブフィールドが1 括異なるビットに対応したものとなるように配列されていることを特徴とする自発光画像表示パネルの駆動方法。

【該求項8】 が記ピット桁の重みつけが小なるサブフィールドを約記1フィールドの時間軸上の中央区間に配置することを特徴とする詩求項7記載の自発光画像表示バネルの50動力法。

【別求項目】 複数の行用値と約記行電極の各々に直交する方向に配列された複数の列電極を構え、各々がビデオ信号の各フィールドの画像毎の輝度に応じた画素データの4 ピット桁の重みつけに対応した時間だけ発光を行う複数のサブフィールドにて1フィールド分の発光表示を行う自発光画像表示パネルの服勢方法であって、

対記サプフィールドの内。対記ピット桁の重みつけが大なるサプフィールドを合む少なくとも1のサプフィールドは牧牧の分割サプフィールドに分割されて、その分割サプフィールドの各々が対記1フィールドの期間内において所定間局を属てて配置されており、

奇数フィールド駆動時には、連続した8行の行電機を1 生変単位として執順次にて前記画象データの8行同時書 込みを行う一方、偽数フィールド駆動時には1行種幅だけずれた連続した2行の行電機を1走変単位として疑順 次にて前記画券データの2行同時書込みを行うことを特徴とする自発光画像表示パネルの駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フラスマディスプレイパネル、 ELバネル等の自発光画像表示パネルの駆動方法に関する。

[0002]

【従来の技術】 白発画像表示パネルとして、例えば、プラスマディスプレイは故電現象を利用しているために、発光室の利御を連続的に行う等が出来ない。そのため発光をパルスで行い、そのパルス数、すなわち発光の頻度で明るさを表現する。提供的には単位時間当りの発光回数すなわち発光解底が高いほど明るく見えるので、これによって路調が表現できるのである。

【ロロロロ 】 プラスマディスプレイでは自然画像を表現するのにサプフィールド法と図う方法を用いる。 これはディジタル化した映像信号データをも画味単位で点用なに表示するのではなく、画集時のもピットの虫みがピッ

トプレーン単位で配用次に繰り返し表示することで婚詞を表現する点である。各画素質に映像信号データを8ピットでディジタル化して、線度成分に対応して重みつけされた画帯データピットD8。D7, ……D1を生成する。この様、高速度成分のピットから所にD8, D7, ……D1となる。

【0004】ここで、図1(A)に示す如く、1フィールドを8つのサブフィールド8F8一8F1に分割して、4サブフィールドに共々画素データビットD8, D7, ……01を刻り当て、4サブフィールド毎に、割り当てられた画条データビットに応じた発光を実行する。この場合は一枚の画像を完結するのにD6用の画面、D7用の画面……最後にD1用の画面と合計6回の面)所次企変が必要となる。

【0005】例えば、サブフィールド8F8に対応する 画栄データピットD8の値が論理 "1" すなわち発光論 理値であったとするとその画来は、かかるサブフィールド8F8において12 8回発光する。又、かかる画素データピットD8の値が "0" ずなわち消光論理値のとき はサブフィールド8F8による発光は実行されない。同様に、サブフィールド8F7に対応する画条 データピットD7の値が論理 "1" すなわち発光論理値であったとするとその画象は、かかるサブフィールド8F7において64回発光するが、"0"の簡素は発光しない。

【0006】この核に発光圏数は、図1(8)に示した 如く、項に128,64,32,16,8,4,2,1 と なる。会部で8回の面が次定変を行うと、争画条は8回のサブフィールドでパルス点灯した数の合計に相当した明るさで視覚的に認識される。即もゼロから253までの任务の階調が表現できるのである。図1(C)は、8ピットの単位画業データ(1,1,1,1,1,1,1)、(1,0,0,0,0,0,0,0)及び(0,0,0,0,0,0,0,1)の名々に対応した各サブフィールド期間内の発光期間を示している。

【ロロロ7】ところで、上記サブフィールド法は、1と ロの二つの勝調しか表現できない単略調ディスプレイで も今階調表現が出来る技術として優れた方法であるが、 「偽絵材」という画質上の問題を解決する必要に迫られ ている。偽給就発生現象は現貨の特性から乗るもので、 千垣な映像でその位号レベルが上記の188,64,3 2, 16など、20n 果焼馬を焼切る付近に沿って、あ たかも陥消が失われた映像のような結状の偽給部が視認 される現象である。特に平坦な物体が動いたときに顕著 に認められる。しかし、画像が完全に静止している場 合、すなわも映像のメモリーに蓄積した静止画像を表示 した場合には角輪等は底知されない。 映像の動きのある 部分で且つ上記 レベルの周辺でのみ感知 されるのが偽物 箏の特徴である。又、 静止していても函数信号に含まれ るノイズによって信号レベルにほらぎがある場合は助き のある組合と同じように上記レベル周辺で偽輸郭が感知 されるのである.

【0008】サブフィールド法による指調表現方式で偽 給 郭が何は発生するかについて図 8 を用いて説明する。 図 8 の n フィールドにおいては、第1+1列から右方の部分の画業が "1000000"以上の明るさであり、しかも第1列から左方の部分の画業が "011111"以下の明るさである。そしてこの映像は1フィールド当り3列(3 画案)の速度で画面左方に移動している。これに停って、その連続部分("011111111、以下の明るさの画素と"1000000"以上の明るさの画素の現界部分)も n + 1フィールドでは第1-6列目、n + 3フィールドでは第1-9列目と移動する。

【0008】ここで、nフィールドでは第1+1別から 右方の列において垂直主要期間の後半時期に発光期間 (D8) が設けられる一方、第1列から左方の列におい て垂直集質期間の前半時期に発光期間(D7, D6, D コ)が設けられる。 続いて、n+1フィールドでは、第 j-2列から右方の列において垂直虚弦期間の後半時期 に発光期間 (D8) が設けられる一方、第; - 3列から 左方の列において全直企会期間の前半時期に発光期間 (D7, D5, D5) が設けられる。 競いて、n+2フ ィールドでは、第1~5列から右方の朔において垂直生 笠期間の後半時期に発光期間(D8)が設けられる-方、第1-6列から左方の列において垂直垂査期間の針 半時期に発光期間(D7、D6、D5)が設けられる。 銃いて、n+3フィールドでは、第)→ B列から右方の 列において西直走査期間の後半時期に発光期間 (D8) が設けられる一方、第1-9列から左方の列において重 **直生登期間の対半時期に軽光期間(D7, D6, D5)** が設けられる。

【ロロ10】そこで、nフィールドとn+ 1フィールド との間では第;列から第1-8列に買って、n+ 1フィ ールドとn + 2フィールドとの間では気;- 3列から第) - 5列に亘って、又、n+ 2フィールドとn+ 3フィ ールドとの間では第1- 6列から第1- 6列に亘って申 状に移動する非発光期間が生じる。従って、かかる画面 上において、現蹊を図2中の矢印8の如く移動させてい くと、nフィールドでの第1列、n+ㅋフィールドでの 第1-3列、n+2フィールドでの第1-6列、n+3 フィールドでの第1-9列の各部分において生じてい る"隙間"(破鎮模域Pにで崇す)を順次、迫って見る ことになる。よって、かかる都分に集中して思い線とし ての角幹郭が強く視認されてしまうのである。これが動 きによる偽物部である。動きの方向が逆になると白い説 として汎認される。また、サブフィールドの蛇び頂を縛 聞的に達にしても白い塊として説認される。

【0011】ここで、かかる角輪が発生現象を回避することを目的とした技術が悪に特開予第4-211284号公報によって知られている。かかる技術においては、サフフ

ィールドの並び限を入れ替えることにより偽権部の発生を防止しようとするものである。例えば、母上位ピットに対応するサブフィールドの前役に、それより下位のピットに対応するサブフィールドを天々配置することにより、特に母上位ピットのレベルでの輝度変化を少なくませて、偽役部の発生を抑えているのである。

(0012) しかじながら、本願発明者による鬼験によれば、最上位ピットのレベルのみならず、それより下位のピットに対応するサブフィールドの輝度変化が生じた場合にも偽絵等が視認されることが評明した。よって、上記従来例によっても偽物部の防止は十分ではないことが確認された。

[0013]

【発明が解決しようとする課題】従って、本発明の目的は、偽倫部の発生を十分に抑制することの出來る発光表示パネルの駆動方法を提供することである。

[0014]

【課題を解決するための手段】上記した目的を達成する ために、本発明による自発光表示パネルの駆動力法にお いては、各々がビデオ信号の各フィールドの画表毎の趣 度に応じたN(Nは自然数)ビットの画表データの名ピ ット桁の重みつけに対応した時間だけ発光を行う複数の サブフィールドにて1フィールド分の発光表示を行う自 発光画像表示パネルの駆動方法であって、 前記サブフィ ールドの内、前記ピット桁の重みつけが最も大なる第N 番サブフィールドを2 n (n は2以上の自然数) 烟の第 N番分割サブフィールドに分割し、前記第N番サブフィ ールドの次に重みづけが大なる第 (N-1) 留サフフィ ールドもPn個の第(N-1) 田分割サブフィールドに 分割し、新記第(N-1)番サブフィールドの次に重み プリが大なる第(N = Q)番サブフィールドをn 側の第 (N-2)番分割サブフィールドに分割し、前記第(N - 2) 番サブフィールドの次に重みつけが大なる第(N - 3) 番サブフィールドをn個の第(N-3) 番分割サ プフィールドに分割し、前記第N番分割サプフィールド 及び前記第(N~1)番分割サブフィールドが互いに隣 接して配列されてなる第1分割サブフィールド封の8つ と、前記第(N-2)最分割サブフィールド及び対記第 (N-3) 骨分割サブフィールドが互いに隣接して配列 されてなる第2分割サフフィールド射の1つとを互いに 隣接して配列してもフィールドを構成する。

[0015]

【発明の実施の形態】以下、本発明の実施例を回り以下の図面を参照しつつ説明する。図3において、ビデオ信号処理回路 1 は、供給された複合ビデオ信号から赤色映像成分に対応したRビデオ信号、線色映像成分に対応したBピデオ信号、及び各色映像成分に対応したBピデオ信号を大夕分離抽出して、これらをA/LP変換器3に供給する。同期分離回路5は、かかる複合ビデオ信号中から水平及び垂面同類信号を抽出してこれらをタイミング

バルス発生回路らに供給する。タイミングバルス発生回路らは、これら水平及び銀直同期信号に基づいた壁々のタイミングバルスを発生する。A/ロ安換器では、タイミングバルス発生回路らから供給されたタイミングバルスに同期して、上記Rビデオ信号。 Gビデオ信号及びほどデオ信号書やを1面余気に対応した単位函数データからなる日ビットの函数データに変換してこれを原次フレームメモリ8に供給する。

【0016】 書込・読出バルス発生回答20は、タイミングパルス発生回路6から供給されたタイミングパルス発生回路6から供給されたタイミングパルス たいて書込パルス及び読出パルス各々を発生してこれらるスモリ制御回路9に供給すると共に、かかる読出パルスをメモリ制御回路9、出力装置10、及び書込・狙去制御回路214を受け出する。メモリ制御回路9は、かかる書込パルス及び読出パルス各々に問期したメモリ書込信号及びメモリ読出信号を生成してフレームメモリ書に供給する。フレームメモリのは機能する・フレームメモリのは続する。又、フレームメモリのは、かかるメモリ読出信号に応じて、このフレームメモリのは、がかるメモリ読出信号に応じて、このフレームメモリの内に記憶されている画集データを順次説み出して次度の出力装置10へ供給する。

【0017】 会込・浴主制の回路21は、上記舎込・設出バルス発生回路20から供給された設出バルスに同期したタイミングにて、後述するリセットバルス、企会バルス、推特バルス、及び消去パルス名々を発生せしあるべきタイミング信号を発生してこれらを行便優駆動バルス発生回路11に供給する。行便優駆動バルス発生回路11は、舎込・浴光制御回路21から供給された名タイミング信号に応答して、経営・荷金を初期状態にするためのリセットバルス、画索データを舎き込むための企業バルス、放・発光、を推行するための循持バルス、放・放・大水、放・大水、大小工作を検では、Y2、Y3…Yn-1, Yn及びX1, X2, X3…Xn-1, Xn工供給する。

【ロロ18】出力装合1 ロは、フレームメモリ8から供給されてくる画素データから、その程度成分の大きさに対応して重みづけされた画素データピットロ8、ロ7…ロ1号々を分離抽出し、これらを画素データピットロ8は最高速度成分に対応したものであり、このピット桁が下がるほど高輝度成分が低くなる。かかる演集データピットロ1~画象データピットロ8春々に対応している複度成分比は、

[数1] { D1:D2:D9:D4:D5:D8:D7:D8 } = { 1:2:4:8: 18:82:84:128 }

である.

【0019】画衆データバルス発生回路13は、出力装置10から供給されてくる画案データビットの論理

Market

「1」又は「0」夫々に対応した电広値を有する画典データバルスを発生してこれを別電極D1, D2, D8…Dm1, Dmへ印かする。がかる列電極及び行電概各々の交送部分にて1画系を形成している。ここで、かかる画素データバルスが列電極に印加されている際に、行電極略動パルス発生回路11から建設バルスが行電極に印加されると発光が生じこの印加された画典データバルスに対応した電荷がPDP12に書き込まれる。その後、行電極野動バルス発生回路11から推荐バルスが印加されると、この維持バルスが印加されると、この維持バルスが印加されると、この維持バルスが印加される。
、この維持バルスが印加される。
、この推持バルスが印加される。
、この推技がルスが印加される。
、この推技がルスが印加される。
、この発光状態が維持される。
、現第上においては、この発光状態が維持されている時間、すなわち維持発光時間に応じた程度が基じられるのである。

【ロロ2日】上記の如き各データビット毎に対応した複度を得る為に、行電極駆動バルス発生回路11は、画楽データビットロにをついた発光を実行する際には、維持バルスを1つだけ行電極に印加する(サブフィールド8F1)。又、画条データビットロ2に基づいた発光に印加する(サブフィールド8F2)。又、有電極駆動バルス発生回路11は、面余データビットロ3に基づいた発光を実行する際には、維持バルスを4つ通抗して行電極に印加する(サブフィールド8F3)。又、画余データビットロ4に基づいた発光を実行する際には、推持バルスを9つ連続して行電極に印加する(サブフィールド8F4)。

【0081】又、画案データビットD5に基づいた発光を実行する時には、1フィールド期間内において維持パルスを16個だけ行電操に印加する(サブフィールド8 F5)。又、行電操助がバルス発生回路11は、画案データピットD6に基づいた発光を実行する際には、17億福に印加する(サブフィールド8 F6)。又、画集データビットD7に基づいた発光を実行する際には、1フィールド期間内において維持パルスを54個だけ行電機に印加する(サブフィールド6 F7)。又、画集データルトの8に基づいた発光を実行する際には、1フィールド期間内において維持パルスを128個だけ行電操に即かりの10世紀により、1フィールド8 F8)。この程、かかる維持パルスの数は、4 サブフィールドの発光時間に対応したものである。

【 DD 2 2】ここで、本発明においては、1フィールド内において、上記サブフィールド6 F 6 を分割サプフィールド D 8 F 6 i 本の 5 F 7 i 本の 6 F 7 i 本の 6

ド内において、上記サプフィールド8 F.5 を分割サプフィールドD8 F 51 及びD8 F 62 に8 分割して配配する。よって、分割サプフィールドD8 F 51 及びD8 F 52 に8 分割サプフィールドD8 F 51 及びD8 F 52 に8 分割サプフィールドD8 F 51 及びD8 F 52 に8 分割サプフィールドD8 F 52 に8 分割サプフィールドD8 F 52 に8 分割サプフィールドD8 F 52 に8 分割サプフィールドD8 F 51 及びD8 F 52 4 する。よって、分割サプフィールドD8 F 51 及びD8 F 52 4 するのではり、これら分割サプフィールドの配のである。「008 G 3 日 4 は、これら分割サプフィールドの印刷を活っている。「008 G 3 日 6 サプフィールド内で印刷される。「008 G 4 日 6 日 7 アールドのでは、サプロののでは、サプロののでは、サプロののでは、サプロののでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カールド別間内において更に分割して配置されている。

ルド8F1〜8FBの内、 画泉 データビットの蛍みつけ が大なるサブフィールドSFS~SFEに関しては、1 フィールド期間内において更に分割して配置されてい る。つまり、上述したように、サフフィールド8F8に よる発光は1フィールド期間中にW=128なる時間に 苣り実施する必要があるが、本発明においては、これを 図4に示されるが如く、多々がW=32の時間に亘って 発光を行う分割サブフィールドD8F81~ D8F84に て4分割しているのである。 同様に、 サブフィールド8 F7による紀光についても、1フィールド規間中にW= 6.4なる時間に亘り実施する必要があるが、これを図4. に示されるが如く、 各々がW= 1 6の時間に互って発光 を行う分割サブフィールドDSF71~DSF74にて4 分割しているのである。 更に、 サブフィールド8F5に よる発光についても、1フィールド期間中にWi3Qな る時間に亘り実施する必要があるが、これを図 4 に示き れるように、各々がW×16の時間に亘って発光を行う という分割サブフィールドロ8F 61及びロ8F 62にて 2分割している。 更に、 サブフィールド8Fミによる発 光も、1フィールド期間中にW= 15 なる時間に直って 実施する必要があるが、 これを図 4 に示されるように、 も々がW≃ 8の時間に亙って発光を行うという分割サブ フィールドロ8 F 5 1及びロ8 F 52にて2分割している

【0085】更に、本発明においては、かかる図4に示されるように、1フィールド内においては、分割サブフィールドD8F7及び分割サブフィールドD8F8を互いに隣接配列して分割サブフィールド対を形成させる。同様に、分割サブフィールドD8F6を互いに隣接配列して分割サブフィールド対を形成させる。

【ロロ25】かかる配列により、電みつけの大なる発光を司るサブフィールド、すなわち高度底成分に対応した発光を司るサブフィールドが分割されると共に、この分割されたサブフィールドが配列されているブロック内で

は、必ず、も分割サブフィールドに隣接する少なくとも 一方の分割サブフィールドが1桁だけ重みつけの異なる ビットに対応したものとなるのである。

【0027】よって、かかる配列によれば、酸換するサフフィールド間での発光時間の落差が少なくなり、この落弦によって生じるという角積部を十分に抑制することが出来るようになるのである。ここで、銀みつけの低いピットに対応しているサブフィールド8F1~8F4は、図4による発光は複発上、角積部が目立たないので分割は行わない。これらサブフィールド8F1~8F4時間にて実行する。これらサブフィールド8F1~8F4の前後で、上述した如き分割サブフィールドキ々を配列するのである。

【0028】がかる図4に示されるが知う方法にてPDP12を発光駆動したところ、偽統第の発生が抑制され、その表示品質が向上した。尚、かかる図4に示される実施例以外でも、例えば、回5~図9に示される服動パターンにおいても上記実施例と同様に偽統第の発生を抑制することが出来る。更に、画素データピットのピット数も上述の如き8ピットに限定されるものではない。又、上述した如き分割数も、4回及び8回に限定されるものではない。

【ロロ29】異するに、先ず、画楽データピットのピッ ト桁の重みつけが最も大なる第N番サブフィールド及び かかる第N番サブフィールドよりも 1桁だけ重みつけの 低い第(N-1) 量サブフィールドも々を2n (nは2 以上の自然数)個の第N番分割サブフィールド及びRn 個の第(N-1) 备分割サブフィールドに夫々分割する と共に、第(N-8)番サブフィールド及び第(N-3) 番サプフィールドも々を、n個の第 (N-2) 番分 割サフフィールド及びn個の名(N-3)番分割サフフ イールドに失々分割する。ここで、1フィールド内にお いて、上記第N番分割サブフィールド及び第 (N-1) 留分割サブフィールドを互いに隣接して配列して第1の 分割サプフィールド対を形成させ、この第1の分割サブ フィールド対の名組と、上記第(N-2)番分割サブフ ィールド及び第(N- 3)番分割サブフィールドを互い に隣接して配列されてなる第2分割サフフィールド封の 1つとを互いに関接して配列するようにすれば良いので

【ロロ3日】更に、かかる分割を行っていないサプフィールドキ々を、1フィールドの時間絶上の中央区間に記置すれば良いのである。尚、分割を行わないサプフィールド8F1~6F4の内、サプフィールド8F1をびサプフィールド8F4を、それぞれ図10に示されるが如く、1フィールド期間の先題及び後尾に配置するようにしても良い。

【0031】行電極駆動バルス発生回路 1 1及び画案 データバルス発生回路 1 3は、上述した図 4~図 10に示

されるか如き形独にてPDP12の発光駆動を実行すべく、各サフフィールド及び分割サブフィールド内において、リセットパルス、足容パルス、維持パルス、消去パルス及び首条ゲータパルスなる駆動パルスを々の印加を行う。

【0008】図11及び図1 Eは、本発明による1サブフィールド内における各駆動パルスの印加タイミングを示す図である。尚、図11は、発光駆動すべき1フィールドが労数フィールドの場合におけるタイミングを示すものであり、一方、図1 Eは、発光駆動すべき1フィールドが偏数フィールドの場合におけるタイミングを示す図である。

【0098】これら図11及び図12において、先ず、 行電径駆動パルス発生四路 1 1は、PDP 1 2 の行電値 ×及びYにそれぞれリセットパルスRx及びRYを同時に 印加して、PDP12の駐留電荷を初期化せしめる。次 に、画典データバルス発生節数 13 は、各行毎に対応し たデータバルスDP を列電性Dに頂次印加して行く。か かるデータバルスDPの印加タイミングと同タイミング にて、行電極駆動パルス発生回動! 1は、金笠パルス8 Pを8行同時に行電極Y1~Ynへと順次的加して行く。 この際、発光駆動すべき1フィールドが偽数フィールド の場合には、図12に示されるが如く、行電極マリに対 してだけは単独で企査パルス8Pを印加し、この行電権 YI以降の行用級Y2~Ynに対して企会パルスSPの2 行同時印加を行う。走査パルスSPが印加された行にお いて、画素データの書き込みが為される。 この際、行 奄後Y1に企査パルスSPが印加されてから行電機Ynに **走班パルス8 Pが印加さわるまでの時間が、 1 サブフィ** ールド内にて食やされる画条データの含き込み時間とな るのである.

【0034】 走安バルス8 Pが行後Ynまで印加されると、行電極報動バルス発生回路11は、行電極米及びYに交互に維持バルス1×及び1 Yを印加する。かかる維持バルスが印加される底に発光が生じる。かかる維持バルスの印加により、上記図4~回10にて示されているWの分だけ維持発光が終了すると、行電極観がバルス発生回路11は、PDP12の行電極Xに消去パルスDPを印加して、その発光を停止せしめる。

【0095】以上の如く、かかる駆動バルスの印加方法においては、菌素データの書き込みを2行同時に実施することにより、1サプフィールド内にて我やされる菌素データの書き込み時間を1/2に短縮しているのである。よって、上記図4~図10に示されるが如く、1フィールド内のサプフィールド(分割サプフィールドに分割して発光駆動を行った場に比べて2位になっても、その画衆データの書き込みに我やされる時間を同一とすることが出来るのである。

【0035】上紀の如く、重み付けの大きいサブフィー

ルドを分割、分離する一方、図 1 1及び図 1 2 に示する 行同時者込みの手法を併用することにより、十分な画衆 データの者込み時間を確保して動画像の画質の改善を選 ますることができる。

[0037]

【発明の効果】上記したことから明らかな加く本難明に よる自殺光表示バネルの駆動方法においては、菌类ダー タピットのピット桁の笛みつけが最も大なる第N番サブ フィールド及び第(N-1)番サブフィールド各々を、 8n (nは2以上の自然数) 個の第N番分割サブフィー ルド、及び8m面の第(N-1)番分割サブフィールド に夫々分割すると共に、第 (N-2) 巻サブフィールド 及び第 (N-3) 番サブフィールド4々を、n個の第 (N-2) 母分割サプフィールド及びn個の第(N-3)、毎分割サブフィールドに夫々分割し、1フィールド 内において、かかる気料器会割サブフィールド及び第 (N-1) 备分割サブフィールドを互いに隣接記列して 分割サブフィールド対を形成させ、これら分割サブフィ ールド対の2組と、第(N-2)番分割サブフィールド 及び第(N-3)番分割サブフィールドを互いに隣接し て配列されてなる分割サブフィールド対の1つとを互い に践接して配列する。

【ロロコ台】よって、この分割されたサブフィールドが配列されているブロック内では、必ず、各分割サブフィールドに践接する少なくとも一方の分割サブフィールドが1桁だけ重みつけの異なるピットに対応したものとなるので、践接している分割サブフィールド間同士での発光時間の落笠が少なくなり、この落差によって生じるという偽給卵を十分に抑制することが出来るようになるのである。

【図面の簡単な説明】

【図1】 キサブフィールドの発光期間及び単位画案データと発光期間との対応関係を示す説明図、

【図2】 偽物等の発生する状態の例を示す図。

【回3】 本発明にはる駆動力法を支行するプラスマディスプレイパネル及びその駆動装置を示すプロック図。

【図4】 本発明の自発光表示パネルの経動方法による 1フィールド期間中の発光駆動フォーマットの一切を示す限である。

【図5】 本発明の自発光表示パネルの駆動方法による 1フィールド阴風中の発光駆動フォーマットの一例を示 す図である。

【図6】 本発明の自発光表示パネルの駆動方法による 1フィールド期間中の発光駆動フォーマットの一例を示 す図である。

【図7】 本発明の自発光表示パネルの駆動方法による 1フィールド期間中の発光駆動フォーマットの一例を示す回である。

【図 B】 本庭明の自発光表示パネルの駆動方法による 1フィールド関節中の発光駆動フォーマットの一領を示す回である。

【図9】 本発明の自発光表示パネルの駆動方法による 1 フィールド期間中の発光駆動フォーマットの一例を示 す図である。

【図10】 本発明の自発光表示パネルの駆動方法による1フィールド期間中の発光駆動フォーマットの一例を示す図である。


【図11】 奇数フィールドにおける騒動 バルス印加タイミングを示す図である。


【図12】 偽数フィールドにおける騒動 パルス印加タイミングを示す菌である。


【主義部分の符号の説明】

- 1 1 行電優駆動バルス発生回路
- 18 プロスマディスプレイパネル
- 13 画帯データパルス発生回路


[図4]










. 【図5】




[図6]









(B 8)




[图 9]




(10 1 D)



[[1' F @]]



[图12]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.